



CMS32F402DK 数据手册

基于 ARM® V8-M 架构的 STAR-MC1 处理器的高性能 32 位微控制器

内置 256K 字节 Flash，丰富的模拟功能，定时器及各种通讯接口

V0.1.1

请注意以下有关CMS知识产权政策

* 中微半导体（深圳）股份有限公司（以下简称本公司）已申请了专利，享有绝对的合法权益。与本公司MCU或其他产品有关的专利权并未被同意授权使用，任何经由不当手段侵害本公司专利权的公司、组织或个人，本公司将采取一切可能的法律行动，遏止侵权者不当的侵权行为，并追讨本公司因侵权行为所受的损失、或侵权者所得的不法利益。

* 中微半导体（深圳）股份有限公司的名称和标识都是本公司的注册商标。

* 本公司保留对规格书中产品在可靠性、功能和设计方面的改进作进一步说明的权利。然而本公司对于规格内容的使用不负责任。文中提到的应用其目的仅仅是用来做说明，本公司不保证和不表示这些应用没有更深入的修改就能适用，也不推荐它的产品使用在会由于故障或其它原因可能会对人身造成危害的地方。本公司的产品不授权适用于救生、维生器件或系统中作为关键器件。本公司拥有不事先通知而修改产品的权利，对于最新的信息，请参考官方网站 www.mcu.com.cn。

功能

- **内核:**
 - ARM® V8-M架构的STAR-MC1内核，3级流水线32位处理器，针对性能和功耗进行均衡和优化
 - 8KB指令缓存，4KB数据缓存
 - 内存保护单元，支持8个区域
 - 8个中断优先级最多可支持240个中断请求
 - 工作频率：32KHz~128MHz
- **运算功能:**
 - 内置数字信号处理单元（DSP），支持SIMD的DSP增强指令
 - 提升十倍性能的浮点运算单元（FPU），支持单精度转换、加法、减法、乘法、累加和平方根运算
 - 硬件除法器（整数除法指令延迟2-11周期内）和单周期乘法器
- **数字滤波器:**
 - 内置两路2阶数字滤波器（IIR），可级联作为4阶滤波器使用
- **存储器:**
 - 256KB Flash存储器，程序与数据存储共享
 - 4KB 专用数据Flash存储器
 - 64KB SRAM存储器+2KB Backup SRAM，附带奇偶校验
- **低功耗工作环境:**
 - 电源电压范围：2.5V到5.5V
 - 温度范围：-40°C到85°C
 - 低功耗模式：睡眠模式，深度睡眠模式，并支持部分掉电的深度睡眠模式
 - 运行功耗：100μA/MHz @128MHz
 - 深度睡眠模式下功耗：80μA
 - 深度睡眠模式+32.768K+RTC工作：85μA
 - 部分掉电的深度睡眠模式下功耗：5μA
- **电源和复位管理:**
 - 内置上电复位（POR）电路
 - 内置电压检测（LVD）电路（门限电压可设）
- **时钟管理:**
 - 内置高速发振器，精度（±1%）。可提供2MHz~64MHz系统时钟及外围模块动作时钟
 - 内置PLL，配合高精度发振器可提供24MHz~128MHz系统时钟及外围模块动作时钟
 - 内置30KHz/15KHz低速振荡器
 - 支持1MHz~20MHz外部晶体振荡器，支持停振监测
- **输入/输出端口:**
 - I/O端口：57个
 - 能进行N沟道漏极开路、内部上拉、内部下拉的切换
 - 内置按键中断检出功能
 - 内置时钟输出/蜂鸣器输出的控制电路
- **调试接口**
 - 串行两线调试器（SWD）
 - JTAG端口调试器
- **丰富的定时器:**
 - 通用PWM定时器：32bit 4通道 GPT0单元，16bit 8通道 GPT1单元（支持BLDC控制的PWM波形生成等功能）
 - 16位定时器：8通道 x 2单元
 - 15位间隔定时器：1个
 - 实时时钟（RTC）：1个（具有万年历、闹钟功能，并且支持大范围的时钟校正）
 - 看门狗定时器：2个（IWDT+WWDT）
 - SysTick定时器：1个（24bit 可选F_{CLK}或F_{IL}）
- **丰富灵活的接口:**
 - 4通道串行通讯单元：每通道可以自由配置成1通道标准UART、2通道SPI或2通道简易I²C
 - 标准SPI：2通道（支持8bit和16bit）
 - QSPI：1通道，支持数据加密
 - 标准I²C：1通道
 - LIN总线：1通道
 - CAN：2通道
 - IrDA：1通道
 - LCD BUS接口：支持8080，6800接口
- **安全功能:**
 - AES高级加密引擎，支持AES标准的数据加密解密操作，密钥长度可为128bit、256bit
 - 真随机数生成器TRNG，生成32位随机数种子
 - 符合IEC/UL 60730、EC61508相关标准
 - 异常存储空间访问报错
 - 支持重要SFR保护，防止误操作
 - 支持RAM奇偶校验
 - 支持硬件CRC校验
 - A/D测试功能
 - 输入/输出引脚的数字输出信号电平检测功能
 - 128位唯一ID号
 - Debug模式下的Flash二级保护（Level1：只能进行flash全领域擦除，不能读写；Level2：仿真器连接无效，不可对Flash操作）

- 支持32.768KHz外部晶体振荡器，可用来校正内部高速发振器
- **增强型DMA控制器：**
 - 中断触发启动。
 - 传送模式可选（正常传送模式，重复传送模式，块传送模式以及链传送模式）
 - 传送源/目的领域为全地址空间范围可选
- **联动控制器：**
 - 将事件信号链接到一起，实现外围功能的联动控制模块
 - 事件输入163种，事件触发33种。
- **丰富的模拟外围：**
 - 12位精度ADC转换器3单元，ADC0 7通道、ADC1 4通道，ADC2 11通道，共支持外部模拟通道数22个，转换速率1.42Msps @64MHz，内部可选PGA输出作为转换通道，带温度传感器，支持单通道转换模式和2、3、4通道扫描转换模式
 - 8位精度D/A转换器，2通道模拟输出，实时输出功能，输出电压范围0~V_{DD}
 - 比较器（CMP），内置四通道带迟滞比较器，输入源可选，基准电压可选择外部基准电压或内部基准电压
 - 可编程增益放大器（PGA），内置四通道PGA，带外部GND引脚（可用作差分模式）
- **封装：**
 - 支持64Pin封装

1 概述


1.1 简介

低功耗CMS32F402DK采用高性能的ARM® V8-M架构的STAR-MC1处理器的32位RISC内核，最高可工作于128MHz，采用高速的嵌入式闪存（SRAM最大64KB，程序/数据闪存最大256KB）。本产品集成I²C、SPI、UART、IrDA、LIN、QSPI、CAN总线以及LCD总线接口等多种标准接口。集成12bit A/D转换器、温度传感器、8bit D/A转换器、比较器，可编程增益放大器。其中12bit A/D转换器可用于采集外部传感器信号，并可结合内部可编程增益放大器使用，降低系统设计成本。8bit的D/A转换器可以用于音频播放或电源控制。芯片内集成的温度传感器则可实现对外部环境温度实时监控。芯片内部集成的比较器，可支持高速和低速两种工作模式，在高速模式下可支持高速运转马达的控制反馈，而在低速模式下则可用于电池监测。集成多种高级定时器模块，1通道SysTick定时器、16通道16bit定时器、1通道15bit间隔定时器、看门狗定时器及实时时钟等功能。芯片内置4通道32bit及8通道16bit的通用PWM定时器，可实现直流无刷电机等产品的复杂控制功能。芯片内置多种安全机能模块，包括AES加密引擎、真随机数生成器，结合内置的DSP与FPU等运算单元能够充分满足物联网设备在实时控制、数字信号处理等方面的要求。

CMS32F402DK还具有出色的低功耗性能，支持睡眠和深度睡眠两种低功耗模式，设计灵活。其运行功耗为100μA/MHz @128MHz，在带掉电保持功能的深度睡眠模式下功耗仅5μA，适合采用电池供电的低功耗设备。同时，由于集成事件联动控制器，可实现硬件模块之间的直接连接，无需CPU的干预，比使用中断响应速度更快，同时降低了CPU的活动频率，延长了电池寿命。

这些特点使得CMS32F402DK微控制器系列可广泛适用于各种应用场景，如各类消费电子、电机驱动控制、家用电器、移动设备以及物联网设备等高性能低功耗应用领域。

1.2 产品型号一览表




CMS32F402DK 的产品一览表:

产品型号	Flash 存储器	专用数据 Flash存储器	SRAM	封装
CMS32F402DK64FB	256KB	4KB	64KB	64 引脚塑封LQFP (7X7mm, 0.4mm 间距)

1.3 引脚连接图 (Top View)

1.3.1 CMS32F402DK64FB

- 64 引脚塑封LQFP (7x7mm、0.4mm间距)




注1: AV_{SS0}、AV_{SS1}引脚和V_{SS0}引脚必须同电位。


注2: 各个AV_{DD0}、AV_{DD1}引脚的电压必须等于V_{DD0}引脚的电压。

注3: AV_{DD0}、AV_{DD1}引脚和V_{DD0}引脚必须接供电端。

2 产品结构图



3 存储器映射



4 引脚功能

4.1 端口功能

4.1.1 64pin 产品引脚功能说明

(1/4)

功能名称	输入/输出	解除复位后	复用功能	功能说明
PA00	输入/输出	模拟功能	KR0/ANI000/VCIN00/VCIN22/PGA00IN	端口A 16位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。
PA01			KR1/ANI001/PGA00GND	
PA02			KR2/ANI002/PGA10GND	
PA03			KR4/ANI100VCIN10/VCIN32/PGA10IN	
PA04			KR5/ANI101/VCIN02/VCIN20/PGA11IN	
PA05			KR6/ANI102/VCIN12/VCIN30/PGA12IN	
PA06			ANI200/PGA12GND	
PA07			ANI201/PGA11GND	
PA08			INTP0/ANI202	
PA09			INTP1/CTxD1/ANI203	
PA10			INTP2/CRxD1/ANI204	
PB01	输入/输出	模拟功能	INTP7/ANI212/VCOUT3/TI11/TO11/GTIOC00B/TI06/SPIHS1_NSS/GTETRGD	端口B 16位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。
PB02			TI02/VCOUT0/ANI213/ANO0/TO06/SPIHS1_SCK/GPTU	
PB03			VCOUT1/ANI214/ANO1/TO02/SPIHS1_MOSI/GPTV	
PB04			VCOUT2/ANI215/TO04/ADTRG2/SPIHS1_MISO/GPTW	
PB05			ANI107/VREF1/TI15/TO15/GTIOC03A/TI04/ADTRG1/GTETRGA	
PB08			ANI007/VREF0/TI14/TO14/GTIOC03B/ADTRG0/GTETRGB	
PB10			SDAA1/ANI211	

(2/4)

功能名称	输入/输出	解除复位后	复用功能	功能说明
PB11			SCLA1/ANI210	
PB13			SCLK30/SCL30/ANI004/TO04/SDO21/GPTU	
PB14			TxD3/SDO30/ANI005/TI04/SDI21/SDA21/GPTV	
PB15			RxD3/SDI30/SDA30/ANI006/SCL21/SCLK21/GPTW	
PC00	输入/输出	输入端口	DBD0/GTI0C15B/GTOVLO	端口C 16位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设计，使用内部上拉电阻。
PC01			DBD1/GTI0C15A/GTOVUP	
PC02			DBD2/GTI0C14B/GTOULO	
PC03			DBD3/GTI0C14A/GTOUUP	
PC04			DBD4/GTI0C12B/GTOWLO	
PC05			DBD5/GTI0C12A/GTOWUP	
PC06			DBD6/GTI0C11B/GTOVLO	
PC07			DBD7/GTI0C11A/GTOVUP	
PC08			GTI0C10B/GTOULO	
PC09			GTI0C10A/GTOUUP	
PC10			INTP4/GTETRGC	
PC11			TI16/TO16/GTI0C03A/SPIHS1_NSS	
PC12			GTI0C13B/CTxD0/TO02	
PC13			CRxD0/GTI0C13A/TO04/ADTRG0	
PC14			SS20/TO07/TI17/TO17/GTI0C03B	

(3/4)

功能名称	输入/输出	解除复位后	复用功能	功能说明
PC15			TI07/SDO31/TI15/TO15/GTIOC02B/ADTRG0 /SCLK20/SPIHS1_SCK	
PD00	输入/输出	输入端口	SCLA0/TI12/TO12/GTIOC01A/TI00/SCL21/SCLK21 /RxD2/SDI20/SDA20	端口D 16位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设计，使用内部上拉电阻。
PD01			SDAA0 TI11/TO11/GTIOC00B/SDI21/SDA21/TxD2/SDO20	
PD04			GTIOC02B/TxD1/SDO10/SDI11/SDA11/GTOWLO	
PD05			QSSL/GTIOC02A/RxD1/SDI10/SDA10/SCL11/SCLK11/ GTOWUP	
PD06			QIO0/TxD0/SDO00/TO00/SDI01/SDA01/GTETRGC	
PD07			SCLK00/SCL00/QIO1/TI00/TI06/SDO01/GTETRGB	
PD08			RxD0/SDI00/QIO2/SDA00/SCL01/SCLK01/GTETRGA	
PD09			SPIHS0_NSS/QIO3/TO01/TI14/TO14/GTIOC03B/ADST0/SS00/SDO11	
PE00			输入/输出	
PE01	NJTRST/GPIO/RTC1HZ/GTETRGA			
PE02	JTCK/SWCLK/GPIO/ADST2/GTETRGB			
PE03	JTMS/SWDIO/GPIO			
PE07	GTIOC16A/DBWRB/GTOWUP			
PE08	GTIOC16B/DBRDB/GTOWLO			
PH00	输入	输入端口	RESET	端口H 5位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设计，使用内部上拉电阻。
PH01	输入/输出		X1	
PH02			X2/EXCLK	
PH03			XT1	
PH04			XT2/EXCLKS	

备注：

1. 通过端口模式控制寄存器 x (PMCx) 将各引脚设定为数字或者模拟（能以位为单位进行设定）。
2. 复用功能说明参见“4.2 端口复用功能”。

4.2 端口复用功能

(1/2)

功能名称	输入/输出	功能
ANI000~ANI007、ANI100~ANI107 ANI200~ANI215	输入	A/D转换器的模拟输入
ANO0、ANO1	输出	D/A转换器的输出
INTP0~INTP7	输入	外部中断请求输入 有效边沿的指定：上升沿、下降沿、上升和下降的双边沿
VCIN00~VCIN03	输入	比较器0的模拟电压输入
VCIN10~VCIN13	输入	比较器1的模拟电压输入
VCIN20~VCIN23	输入	比较器2的模拟电压输入
VCIN30~VCIN33	输入	比较器3的模拟电压输入
VREF0	输入	比较器0的基准电压输入
VREF1	输入	比较器1的基准电压输入
VCOUT0~VCOUT3	输出	比较器0~3输出
PGA00IN, PGA10IN~PGA12IN	输入	PGA00, PGA10~PGA12输入
PGA0GND, PGA10GND~PGA12GND	输入	PGA00, PGA10~PGA12参考输入
KR0~KR7	输入	键中断输入
CLKBUZ0、CLKBUZ1	输出	时钟输出/蜂鸣器输出
RTC1HZ	输出	实时时钟的校正时钟（1Hz）输出
RESETB	输入	低电平有效的系统复位输入，当不使用外部复位时，必须直接或者通过电阻连接V _{DD} 。
CRxD0, CRxD1, CRxD2	输入	CAN的串行数据输入
CTxD0, CTxD1, CTxD2	输出	CAN的串行数据输出
RxD0~RxD3	输入	串行接口UART0、UART1、UART2、UART3的串行数据输入
TxD0~TxD3	输出	串行接口UART0、UART1、UART2、UART3的串行数据输出
SCL00, SCL01, SCL10, SCL11 SCL20, SCL21, SCL30, SCL31	输出	串行接口IIC00、IIC01、IIC10、IIC11、IIC20、IIC21、IIC30、IIC31的串行时钟输出
SDA00, SDA01, SDA10, SDA11 SDA20, SDA21, SDA30, SDA31	输入/输出	串行接口IIC00、IIC01、IIC10、IIC11、IIC20、IIC21、IIC30、IIC31的串行数据输入/输出
SCLK00, SCLK01, SCLK10, SCLK11 SCLK20, SCLK21, SCLK30, SCLK31	输入/输出	串行接口SSPI00、SSPI01、SSPI10、SSPI11、SSPI20、SSPI21、SSPI30、SSPI31的串行时钟输入/输出
SDI00, SDI01, SDI10, SDI11 SDI20, SDI21, SDI30, SDI31	输入	串行接口SSPI00、SSPI01、SSPI10、SSPI11、SSPI20、SSPI21、SSPI30、SSPI31的串行数据输入
SS00	输入	串行接口SSPI00的芯片选择输入
SDO00, SDO01, SDO10, SDO11 SDO20, SDO21, SDO30, SDO31	输出	SSPI00、SSPI01、SSPI10、SSPI11、SSPI20、SSPI21、SSPI30、SSPI31的串行数据输出
DBD0~DBD7	输入/输出	LCD总线数据输入/输出
DBRDB	输出	LCD总线读使能输出
DBWRB	输出	LCD总线写使能输出
SCLA0、SCLA1	输入/输出	串行接口IICA0、IICA1的时钟输入/输出
SDAA0、SDAA1	输入/输出	串行接口IICA0、IICA1的串行数据输入/输出

(2/2)

功能名称	输入/输出	功能
SPIHS0_NSS	输入	串行接口SPIHS0的芯片选择输入
SPIHS0_SCK	输入/输出	串行接口SPIHS0的串行时钟输入/输出
SPIHS0_MISO	输入/输出	串行接口SPIHS0的串行数据输入/输出
SPIHS0_MOSI	输入/输出	串行接口SPIHS0的串行数据输入/输出
SPIHS1_NSS	输入	串行接口SPIHS1的芯片选择输入
SPIHS1_SCK	输入/输出	串行接口SPIHS1的串行时钟输入/输出
SPIHS1_MISO	输入/输出	串行接口SPIHS1的串行数据输入/输出
SPIHS1_MOSI	输入/输出	串行接口SPIHS1的串行数据输入/输出
TI00~TI07	输入	16位定时器Timer80的外部计数时钟/捕捉触发输入
TO00~TO07	输出	16位定时器Timer80的定时器输出
TI10~TI17	输入	16位定时器Timer81的外部计数时钟/捕捉触发输入
TO10~TO17	输出	16位定时器Timer81的定时器输出
GTIOCA00~GTIOCA03、 GTIOCB00~GTIOCB03	输入/输出	32位通用PWM定时器的输入输出管脚
GTIOCA10~GTIOCA17、 GTIOCB10~GTIOCB17	输入/输出	16位通用PWM定时器的输入输出管脚
QIO0~QIO3	输入/输出	QSPI数据I/O
QSPCLK	输出	QSPI时钟输出
QSSL	输出	QSPI从属选择
X1、X2	—	连接用于主系统时钟的谐振器。
EXCLK	输入	主系统时钟的外部时钟输入
XT1、XT2	—	连接用于副系统时钟的谐振器。
EXCLKS	输入	副系统时钟的外部时钟输入
VDD0~VDD3	—	电源引脚
VSS0~VSS4	—	接地引脚
AVDD0~AVDD2	—	模拟电源引脚
AVSS0~AVSS2	—	模拟地电平引脚
NJTRST	输入	JTAG-复位管脚
JTCK	输入	JTAG-时钟管脚
JTMS	输入	JTAG-TMS信号管脚
JTDO	输出	JTAG-数据输出管脚
JTDI	输入	JTAG-数据输入管脚
SWDIO	输入/输出	SWD-数据接口
SWCLK	输入	SWD-时钟接口
TRACESWO	输出	SWD-TRACE接口

备注：作为噪声和锁定的对策，必须在 V_{DD} - V_{SS} 之间以最短的距离并且用较粗的布线连接旁路电容器（0.1uF左右）。

5 功能概要

5.1 ARM® V8-M 架构的 STAR-MC1 内核

本制品搭载 ARM 中国出品的基于 ARM®V8-M 架构的 STAR-MC1 星辰处理器。“星辰”处理器针对物联网设备的需求进行了优化，通过均衡的性能与功耗配置，实现高效的计算，能够充分满足物联网设备在实时控制、数字信号处理、安全运行、极低功耗、极小面积等方面的需求。详情请参考 ARM 相关文档。

本产品搭载的星辰处理器集成内存保护单元，支持 8 个区域 MPU 存储器保护单元：提供硬件方式管理和保护内存，控制访问权限。同时集成了 CoreSight 调试和跟踪，JTAG 或 2 针串行线调试（SWD）连接、支持多处理器、支持实时跟踪：用户可以体验更好的跟踪调试，优化的异常捕获机制，可以更快地定位 bug。

CMS32F402DK 采用嵌入式的 ARM 内核，因此与所有的 ARM 工具和软件兼容。

5.2 存储器

5.2.1 闪存 Flash

CMS32F402DK 内置了可进行编程、擦除和重写的闪存。具有如下功能：

- 程序和数据共享 256K 存储空间。
- 4KB 专用数据 Flash 存储器
- 支持页擦除，每页大小是 512byte，擦除时间 4ms
- 支持 byte/half-word/word（32bit）编程，编程时间 30μs

5.2.2 SRAM

CMS32F402DK 内置 64K 字节的嵌入式 SRAM。

5.3 增强型 DMA 控制器

内置增强型 DMA（Direct Memory Access）控制器，能够实现不使用 CPU 而在存储器之间进行数据传送的功能。

- 支持通过外围功能中断启动 DMA，能实现通过通信、定时器和 A/D 进行的实时控制。
- 传送源/目的领域为全地址空间范围可选（flash 领域作为目的地址时，需要预设 flash 为编程模式）。
- 支持 4 种传送模式（正常传送模式，重复传送模式，块传送模式以及链传送模式）。

5.4 联动控制器

联动控制器将各外围功能输出的事件与外围功能触发源之间相互链接。从而实现不使用 CPU 而直接进行外围功能之间的协作运行。

联动控制器有以下功能：

- 能将事件信号链接到一起，实现外围功能的联动。
- 事件输入 163 种，事件触发 33 种。

5.5 时钟发生和启动

时钟发生电路是产生给CPU和外围硬件提供时钟的电路。有以下3种系统时钟和时钟振荡电路。

5.5.1 主系统时钟

- X1振荡电路：能通过给引脚（X1和X2）连接谐振器产生1~20MHz的时钟振荡，并且能通过执行深度睡眠指令或者设定MSTOP使振荡停止。
- 高速内部振荡器（高速OCO）：能通过选项字节选择频率进行振荡。在解除复位后，CPU默认以此高速内部振荡器时钟开始运行。能通过执行深度睡眠指令或者设定HIOSTOP位使振荡停止。能通过高速内部振荡器的频率选择寄存器更改选项字节设定的频率。最高频率为64MHz，精度±1.0%
- 由引脚（X2）输入外部时钟：（1~20MHz），并且能通过执行深度睡眠指令或者设定MSTOP位将外部主系统时钟的输入置为无效。

5.5.2 副系统时钟

- XT1振荡电路：能通过给引脚（XT1和XT2）连接32.768KHz的谐振器产生32.768KHz的时钟振荡，并且能通过设定XTSTOP位使振荡停止。
- 由引脚（XT2）输入外部时钟：32.768KHz，并且能通过设定XTSTOP位将外部时钟的输入置为无效。

5.5.3 低速内部振荡器时钟

- 低速内部振荡器（低速OCO）：产生15KHz (典型值)的时钟振荡。不能将低速内部振荡器时钟用作CPU时钟。只有以下外围硬件能通过低速内部振荡器时钟运行：
 - 看门狗定时器（WWDT/IWDT）
 - 实时时钟（RTC）
 - 15 位间隔定时器

5.5.4 PLL 时钟

- PLL：可作为系统时钟。PLL的源时钟可选择外部时钟，也可选择内部高速振荡器时钟。

5.6 电源管理

5.6.1 供电方式

V_{DD} ：外部电源，电压范围 2.5 至 5.5V。

5.6.2 上电复位

上电复位电路（POR）有以下功能。

- 在接通电源时产生内部复位信号。如果电源电压（ V_{DD} ）大于检测电压（ V_{POR} ），就解除复位。但是，在达到工作电压范围前，必须通过电压检测电路或者外部复位保持复位状态。
- 将电源电压（ V_{DD} ）和检测电压（ V_{PDR} ）进行比较，当 $V_{DD} < V_{PDR}$ 时，产生内部复位信号。但是，在电源下降时，必须在小于工作电压范围前，转移到深度睡眠模式，或者通过电压检测电路或外部复位设定为复位状态。如果要重新开始运行，必须确认电源电压已恢复到工作电压范围内。

5.6.3 电压检测

电压检测电路通过选项字节设定运行模式和检测电压（ V_{LVDH} 、 V_{LVDL} 、 V_{LVD} ）。电压检测（LVD）电路有以下功能：

- 将电源电压（ V_{DD} ）和检测电压（ V_{LVDH} 、 V_{LVDL} 、 V_{LVD} ）进行比较，产生内部复位或者中断请求信号。
- 电源电压的检测电压（ V_{LVDH} 、 V_{LVDL} 、 V_{LVD} ）能通过选项字节选择检测电平。
- 能在深度睡眠模式中运行。
- 当电源上升时，在达到工作电压范围前，必须通过电压检测电路或者外部复位保持复位状态。当电源下降时，必须在小于工作电压范围前，转移到深度睡眠模式，或者通过电压检测电路或外部复位设定为复位状态。
- 工作电压范围根据用户选项字节的设定而变。

5.7 低功耗模式

CMS32F402DK 支持两种低功耗模式以便在功耗低，启动时间短，可用的唤醒源之间实现最佳的折中：

- 睡眠模式：通过执行睡眠指令进入睡眠模式。睡眠模式是停止 CPU 运行时钟的模式。在设定睡眠模式前，如果高速系统时钟振荡电路、高速内部振荡器或者副系统时钟振荡电路正在振荡，各时钟就继续振荡。虽然此模式无法让工作电流降到深度睡眠模式的程度，但是在想要通过中断请求立即重新开始处理或者想要频繁地进行间歇运行时是一种有效的模式。
- 深度睡眠模式：通过执行深度睡眠指令进入深度睡眠模式。深度睡眠模式是停止高速系统时钟振荡电路和高速内部振荡器的振荡并且停止整个系统的模式。能大幅度地降低芯片的工作电流。因为深度睡眠模式能通过中断请求来解除，所以也能进行间歇运行。但是，在 X1 时钟的情况下，因为在解除深度睡眠模式时需要确保振荡稳定的等待时间，所以如果一定要通过中断请求立即开始处理，就必须选择睡眠模式。
- 部分掉电深度睡眠模式：在深度睡眠模式的基础上关闭部分周边的电源供电而进一步降低功耗的深度睡眠模式。通过预先配置 PMUKEY 指令许可并执行深度睡眠指令进入部分掉电的深度睡眠模式。在该模式下，可使用 PMUCTL 控制 CPU、CacheRAM、RAM0、RAM1 和 Flash 是否在发振器停止振荡的同时关闭电源供给，大多数的周边模块会被关闭电源供给。部分掉电的深度睡眠模式能通过外部中断、键入中断、RTC 中断、15bit 间隔中断及 WDT / I W D T 中断请求来解除，所以也能进行间歇运行。

除部分掉电的深度睡眠模式外的任何一种模式中，寄存器、标志和数据存储器全部保持设定为待机模式前的内容，并且还保持输入/输出端口的输出锁存器和输出缓冲器的状态。部分掉电的深度睡眠模式解除时则需重新初始化外围模块。

5.8 复位功能

以下7种方法产生复位信号。

- (1) 通过RESETB引脚输入外部复位。
- (2) 通过看门狗定时器的程序失控检测产生内部复位。
- (3) 通过上电复位（POR）电路的电源电压和检测电压的比较产生内部复位。
- (4) 通过电压检测电路（LVD）的电源电压和检测电压的比较产生内部复位。
- (5) 因RAM奇偶校验错误而产生内部复位。
- (6) 因存取非法存储器而产生内部复位。
- (7) 软件复位

内部复位和外部复位相同，在产生复位信号后，从写在地址0000H和0001H中的地址开始执行程序。

5.9 中断功能

处理器内置了嵌套向量中断控制器(NVIC)，支持最多240个中断请求(IRQ)输入，以及1个不可屏蔽中断(NMI)输入，另外，处理器还支持多个内部异常。

本产品最多能支持202个可屏蔽中断源，以及一个不可屏蔽中断源。中断源的实际个数因产品而不同。

		64引脚	80引脚	100引脚
可屏蔽中断	外部	16	16	16
	内部	165	175	185

5.10 实时时钟 (RTC)

实时时钟 (RTC) 有以下功能。

- 具有年、月、星期、日、小时、分钟和秒的计数器。
- 固定周期中断功能（周期：0.5秒、1秒、1分钟、1小时、1日、1个月）
- 闹钟中断功能（闹钟：星期、小时、分钟）
- 1Hz的引脚输出功能
- 支持副系统时钟或者主系统时钟的分频作为RTC的运行时钟
- 实时时钟中断信号（INTRTC）能用作深度睡眠模式的唤醒
- 支持大范围的时钟校正功能

只有在选择副系统时钟（32.768KHz）或者主系统时钟的分频作为 RTC 的运行时钟的情况下，才能进行年、月、星期、日、小时、分钟和秒的计数。当选择低速内部振荡器时钟（15KHz）时，只能使用固定周期中断功能。

5.11 看门狗定时器

CMS32F402DK 搭载了两路看门狗定时器,其中一路为普通看门狗定时器 WWDT，一路为独立看门狗定时器 IWDT，IWDT 的功能跟 WWDT 相同，但其动作由选项字节（00404H）进行设定，WWDT 通过选项字节（00400H）设定计数运行，看门狗定时器以低速内部振荡器时钟（15KHz）运行。

看门狗定时器用于检测程序失控。下述情况判断为程序失控：

- 当看门狗定时器计数器发生上溢时
- 当对看门狗定时器的允许寄存器（WDTE）执行1位操作指令时
- 当给WDTE寄存器写“ACH”以外的数据时
- 在窗口关闭期间给 WDTE 寄存器写数据时

5.12 SysTick 定时器

这个定时器是实时操作系统专用的，但也可以作为一个标准的递减计数器使用。

它的特点为：24 位递减计数器自装填能力计数器达到 0 时，有可屏蔽的系统中断的产生。

5.13 通用 PWM 定时器(GPT)

本产品内置GPT0单元（含有4个32位通道）和GPT1单元（含有8个16位通道）。支持多种直流无刷电机的PWM控制波形生成方式。

- (1) 锯齿波PWM模式输出功能
- (2) 锯齿波脉冲模式输出功能
- (3) 三角波PWM模式1输出功能
- (4) 三角波PWM模式2输出功能
- (5) 三角波PWM模式3输出功能
- (6) 同步PWM输出功能
- (7) 三相互补PWM输出功能
- (8) 有自动死区时间设置的锯齿波三相互补PWM输出功能
- (9) 三角波三相互补PWM输出功能
- (10) 有自动死区时间的三角波三相互补PWM输出功能
- (11) 有自动死区时间的非对称三角波三相互补PWM输出功能

5.14 定时器 Timer8

本产品内置两个含有8个16位定时器的定时器单元Timer8。每个16位定时器称为一个“通道”，既能分别用作独立的定时器，也能组合多个通道用作高级的定时器功能。

5.14.1 独立通道运行功能

独立通道运行功能是能不受其他通道运行模式的影响而独立使用任意通道的功能。独立通道运行功能能用作以下模式：

- (1) 间隔定时器：能用作以固定间隔产生中断（INTTM）的基准定时器。
- (2) 方波输出：每当产生INTTM中断时，就触发翻转，从定时器输出引脚（TO）输出50% 占空比的方波。
- (3) 外部事件计数器：对定时器输入引脚（TI）的输入信号的有效边沿进行计数，如果达到规定次数，就能用作产生中断的事件计数器。
- (4) 输入脉冲间隔的测量：在定时器输入引脚（TI）的输入脉冲信号的有效边沿开始计数并且在下一个脉冲的有效边沿捕捉计数值，从而测量输入脉冲的间隔。
- (5) 输入信号的高/低电平宽度的测量：在定时器输入引脚（TI）的输入信号的一个边沿开始计数并且在另一个边沿捕捉计数值，从而测量输入信号的高电平或者低电平的宽度。
- (6) 延迟计数器：在定时器输入引脚（TI）的输入信号的有效边沿开始计数并且在经过任意延迟期间后产生中断。

5.14.2 多通道联动运行功能

多通道联动运行功能可将主控通道（主要控制周期的基准定时器）和从属通道（遵从主控通道运行的定时器）组合实现的功能。多通道联动运行功能能用作以下模式：

- (1) 单触发脉冲输出：将2个通道成对使用，生成能任意设定输出时序和脉宽的单触发脉冲。
- (2) PWM（Pulse Width Modulation）输出：将2个通道成对使用，生成能任意设定周期和占空比的脉冲。
- (3) 多重PWM（Pulse Width Modulation）输出：能通过扩展PWM功能并且使用1个主控通道和多个从属通道，以固定周期生成最多7种任意占空比的PWM信号。

5.14.3 8 位定时器运行功能

8位定时器运行功能可将16位定时器通道用作2个8位定时器通道的功能。（只能使用通道1和通道3）

5.15 15 位间隔定时器

本产品内置一个15位间隔定时器，可按事先设定的任意时间间隔产生中断（INTIT），可用于从深度睡眠模式中唤醒。

5.16 时钟输出/蜂鸣器输出控制电路

时钟输出控制器用于给外围IC提供时钟，蜂鸣器输出控制器用于输出蜂鸣器频率的方波。由专门的引脚实现时钟输出或者蜂鸣器输出。

5.17 通用串行通讯单元

本产品内置4个通用串行通讯单元，每个单元最多有4个串行通讯通道。能实现标准SPI、简易SPI、UART和简易I²C的通信功能。以100pin产品为例，各通道的功能分配如下：

5.17.1 3 线串行接口（简易 SPI）

与主控设备输出的串行时钟（SCK）同步进行数据的发送和接收。

这是使用1条串行时钟（SCK）、1条发送串行数据（SO）和1条接收串行数据（SI）共3条通信线进行通信的时钟同步通信接口。

[数据的发送和接收]

- 7~16位数据长度
- 发送和接收数据的相位控制
- MSB/LSB优先的选择

[时钟控制]

- 主控或者从属的选择
- 输入/输出时钟的相位控制
- 由预分频器和通道内部计数器产生的传送周期
- 最大传送速率

主控通信：最大值 $F_{CLK}/2$

从属通信：最大值 $F_{MCK}/6$

[中断功能]

- 传送结束中断、缓冲器空中断

[错误检测标志]

- 溢出错误

5.17.2 带从属片选功能的 SPI

支持从属片选输入功能的SPI串行通信接口。这是使用一个从属片选输入（SS）、1条串行时钟（SCK）、1条发送串行数据（SO）和1条接收串行数据（SI）共4条通信线进行通信的时钟同步通信接口。

[数据的发送和接收]

- 7~16位数据长度
- 发送和接收数据的相位控制
- MSB/LSB优先的选择

[时钟控制]

- 输入/输出时钟的相位控制
- 由预分频器和通道内部计数器产生的传送周期
- 最大传送速率
从属通信：最大值 $F_{MCK}/6$

[中断功能]

- 传送结束中断、缓冲器空中断

[错误检测标志]

- 溢出错误

5.17.3 UART

通过串行数据发送（TxD）和串行数据接收（RxD）共2条线进行异步通信的功能。使用这2条通信线，按数据帧（由起始位、数据、奇偶校验位和停止位构成）与其他通信方进行异步（使用内部波特率）的数据发送和接收。能通过使用发送专用（偶数通道）和接收专用（奇数通道）共2个通道来实现全双工UART通信，而且还能通过组合Timer8单元和外部中断（INTP0）来支持LIN-bus。

[数据的发送和接收]

- 7位、8位、9位或者16位的数据长度
- MSB/LSB优先的选择
- 发送和接收数据的电平设定、反相的选择
- 奇偶校验位的附加、奇偶校验功能
- 停止位的附加、停止位的检测

[中断功能]

- 传送结束中断、缓冲器空中断
- 帧错误、奇偶校验错误或者溢出错误引起的错误中断

[错误检测标志]

- 帧错误、奇偶校验错误、溢出错误

[LIN-bus 功能]

- 唤醒信号的检测
- 间隔场（BF）的检测
- 同步场的测量、波特率的计算

5.17.4 简易 I²C

通过串行时钟（SCL）和串行数据（SDA）共2条线与多个设备进行时钟同步通信的功能。因为此简易I²C是为了与闪存、A/D转换器等设备进行单通信而设计的，所以只能用作主控设备。开始条件和停止条件与操作控制寄存器一样，必须遵守AC特性，通过软件进行处理。

[数据的发送和接收]

- 主控发送、主控接收（只限于单主控的主控功能）
- ACK输出功能、ACK检测功能
- 8位数据长度（在发送地址时，用高7位指定地址，用最低位进行R/W控制）
- 通过软件产生开始条件和停止条件

[中断功能]

- 传送结束中断

[错误检测标志]

- ACK错误、溢出错误

[简易I²C不支持的功能]

- 从属发送、从属接收
- 多主控功能（仲裁失败检测功能）
- 等待检测功能

5.18 标准串行接口 SPI

串行接口 SPI 有以下 2 种模式：

- 1) 运行停止模式：这是用于不进行串行传送时的模式，能降低功耗
- 2) 3-wire串行I/O模式：此模式通过串行时钟（SCK）和串行数据总线（MISO和MOSI）的3条线，与多个设备进行8位或16位数据传送。

5.19 标准串行接口 I²CA

串行接口 I²CA 有以下 3 种模式：

- 1) 运行停止模式：这是用于不进行串行传送时的模式，能降低功耗。
- 2) I²C 总线模式（支持多主控）：此模式通过串行时钟（SCLA）和串行数据总线（SDAA）的2条线，与多个设备进行8位数据传送。符合I²C总线格式，主控设备能在串行数据总线上给从属设备生成“开始条件”、“地址”、“传送方向的指示”、“数据”和“停止条件”。从属设备通过硬件自动检测接收到的状态和数据。能通过此功能简化应用程序的I²C总线控制部分。因为串行接口I²CA的SCLA引脚和SDAA引脚用作漏极开路输出，所以串行时钟线和串行数据总线需要上拉电阻。
- 3) 唤醒模式：在深度睡眠模式中，当接收到来自主控设备的扩展码或者本地站地址时，能通过产生中断请求信号（INTIICA）解除深度睡眠模式。通过IICA控制寄存器进行设定。

5.20 同步队列串行接口（QSPI）

1通道Quad SPI，用于连接具有SPI兼容接口的串行ROM（非易失性存储器，例如串行闪存，串行EEPROM或串行FeRAM）：

- 支持扩展SPI，dual SPI，quad SPI协议
- 可配置为SPI模式0和模式3
- 地址宽度可选8，16，24，32位
- 时序可配置以支持各种串行闪存配置
- Flash读取功能：支持读取，快速读取，快速读取双路输出，快速读取双路I/O，快速读取四路输出和快速读取四路I/O指令
- 通过软件控制灵活支持各种串行闪存指令和功能，包括擦除，写入，ID读取和掉电控制

5.21 控制器 CAN

本产品最大可支持两路通用的CAN总线接口。

5.22 LCD BUS 接口

LCD总线接口有如下功能：

- 支持两种不同的总线标准：8080模式，6800模式
- 支持8位/16位读写操作
- 传输速度可控（最快10MHz）
- 内部数据传输使能或外部总线访问完成时，可触发DMA传输
- 支持DMA读写

5.23 模数转换器（ADC）

本产品包含三个12位逐次逼近A/D转换器单元（S12AD0，S12AD1，S12AD2），可将模拟输入转换为数字值，单元0支持8个通道的ADC模拟输入（AN000~AN007），单元1支持8个通道的ADC模拟输入（AN100~AN107），单元2支持16个通道的ADC模拟输入（AN200~AN215）。

A/D转换器含有以下的功能：

- 12位分辨率、转换速率1.42Msps。
- 触发方式：支持软件触发，硬件触发和待机状态下的硬件触发
- 通道选择：支持单通道选择和多通道扫描两种模式
- 转换模式：支持单次转换和连续转换
- 工作电压：支持 $2.5V \leq V_{DD} \leq 5.5V$ 的工作电压范围
- 可检测内置基准电压（1.45V）和温度传感器。

ADC 能通过下述的模式组合设定各种A/D 转换模式。

触发模式	软件触发	通过软件操作来开始转换。
	同步触发	由联动控制器选择的同步触发。 (TRGA0N~TRGA8N, TRGA25N~TRGA28N)
	异步触发	A/D转换可以通过外部触发引脚ADTRG0（S12AD0）、ADTRG1（S12AD1）或ADTRG2（S12AD2），三个单元独立触发。
操作模式	单次扫描模式	A/D 转换只对任意选择的模拟输入执行一次。 A/D转换仅对内部参考电压/温度传感器(S12AD2)执行一次。
	连续扫描模式	对任意选择的模拟输入重复执行A/D转换。
	组扫描模式	将任意选择的模拟输入分为两组（A 组和 B 组）或三组（A、B 和 C 组），每组的模拟输入仅进行一次 A/D 转换。（当组数为 2 时，只能选择 A 组和 B 组的组合） A、B、C组扫描启动条件（同步触发）可以独立选择，从而可以独立启动每组A/D转换。
	组扫描模式（选择组优先控制时）	如果在扫描低优先级组期间，检测到高优先级组触发信号，则停止低优先级组的扫描并开始优先级组的扫描。优先级顺序为 A 组（最高）>B 组>C 组（最低）。 高优先级组的处理完成后是否重新开始低优先级组的扫描是可选择的。并且可以将重新扫描设置为从起始通道开始或从未完成A/D转换的通道开始。
采样时间/转换时间	采样时钟数/转换时钟数	采样时间可由寄存器设定，采样时钟数默认值为13个clk，转换时钟数最小值为32个clk。

5.24 数模转换器 (DAC)

本产品内置2通道8位分辨率的模数转换器DAC，可将数字输入转换为模拟信号。具有以下特性：

- 8位分辨率D/A转换器
- 支持两路独立模拟通道的输出
- R-2R梯型网络
- 内置实时输出功能

5.25 可编程增益放大器 (PGA)

本产品内置 4 路可编程增益放大器 (PGA00、PGA10、PGA11、PGA12)，其中 PGA00 的输出可用于 A/D 转换器 S12AD0 的模拟输入，PGA10、PGA11、PGA12 的输出可以用于 A/D 转换器 S12ADC1 的模拟输入，PGA00、PGA10、PGA11、PGA12 的输出也可以被选为比较器模块正端的输入。

每个可编程增益放大器都具有如下功能：

- 支持伪差分 and 全差分 2 种模式
- 伪差分模式下，反馈电阻接地可选内部或者 PGMnGND 引脚 (n=00、10、11、12)
- 全差分模式下，PGMnGND 引脚复用作 PGA 的负端端口 (n=00、10、11、12)
- 伪差分支持 16 种增益倍数可选，档位：2/2.5/.../3.077/4.444/5/8/10/16/1 倍；
- 全差分支持 4 种增益倍数可选，档位：5/8/10/16 倍。

5.26 比较器 (CMP)

本产品内置四通道比较器CMP0~CMP3，具有以下功能：

- 比较器的负端基准可以选择DAC输出电压
- 比较器的负端基准可选外部引脚输入
- 比较器的正端可选择PGA的输出
- 比较器的正端可以选择外部引脚输入
- 数字滤波器的滤波宽度可选
- 输出反转功能
- 比较结果可以从引脚 (VCOUT0~VCOUT3) 输出
- 能检测比较器输出的有效边沿并且产生中断信号
- CMP1与Timer8组合可输出TIMERWINDOW
- 支持比较器正迟滞，负迟滞，和双边迟滞，迟滞电压可选20mV，40mV，60mV

5.27 两线串行调试端口 (SW-DP)

ARM 的 SW-DP 接口允许通过串行线调试工具连接到单片机。

5.28 标准 JTAG 调试端口 (JTAG)

ARM 的 JTAG 接口允许通过串行线调试工具连接到单片机。

5.29 安全功能

5.29.1 闪存 CRC 运算功能 (高速 CRC、通用 CRC)

通过CRC运算检测闪存的数据错误。

能根据不同的用途和使用条件，分别使用以下2个CRC。

- 高速CRC：在初始化程序中，能停止CPU的运行并且高速检查整个代码闪存区。
- 通用 CRC：在 CPU 运行中，不限于代码闪存区而能用于多用途的检查。

5.29.2 RAM 奇偶校验错误检测功能

在读 RAM 数据时，检测奇偶校验错误。

5.29.3 SFR 保护功能

防止因 CPU 失控而改写重要的 SFR (Special Function Register)。

5.29.4 非法存储器存取检测功能

检测对非法存储器区域 (没有存储器的区域或者存取受限的区域) 的非法存取。

5.29.5 A/D 测试功能

通过对 A/D 转换器的正 (+) 基准电压、负 (-) 基准电压、模拟输入通道 (ANI)、温度传感器输出电压以及内部基准电压进行 A/D 转换来对 A/D 转换器进行自检测。

5.29.6 输入/输出端口的数字输出信号电平检测功能

在输入/输出端口为输出模式时，能读引脚的输出电平。


5.30 按键功能

能通过按键中断输入引脚（KR0~KR7）输入下降沿，产生键中断（INTKR）。

6 电气特性

6.1 典型应用外围电路

MCU 典型应用外围电路的器件连接参考如下：



6.2 绝对最大电压额定值

($T_A = -40 \sim 85^\circ\text{C}$)

项目	符号	条件	额定值	单位
电源电压	V_{DD}	-	-0.5~+6.5	V
输入电压	V_{I1}	PA00~PA15、PB00~PB15、PC00~PC15 PD00~PD15、PE00~PE13、PH00~PH04	-0.3~ $V_{DD}+0.3$ ^{注1}	V
	V_{I2}	PH01~PH04、EXCLK、EXCLKS、RESETB	-0.3~ $V_{DD}+0.3$ ^{注1}	V
输出电压	V_{O1}	PA00~PA15、PB00~PB15、PC00~PC15 PD00~PD15、PE00~PE13、PH00~PH04	-0.3~ $V_{DD}+0.3$ ^{注1}	V
模拟输入电压	V_{AI1}	ANI000~ANI007	-0.3~ $AV_{DD0}+0.3$ ^{注1,2}	V
	V_{AI2}	ANI100~ANI107	-0.3~ $AV_{DD0}+0.3$ ^{注1,2}	V
	V_{AI2}	ANI200~ANI215	-0.3~ $AV_{DD0}+0.3$ ^{注1,2}	

注1：不超过6.5V。

注2：A/D转换对象的引脚不能超过 $AV_{REF}(+)$ (AV_{DD0})+0.3。

注意：即使是各项目中的 1 个项目瞬间超过绝对最大额定值，也可能降低产品的质量。绝对最大额定值是可能给产品带来物理性损伤的额定值，必须在不超过额定值的状态下使用产品。

备注：

1. 在没有特别指定的情况下，复用引脚的特性和端口引脚的特性相同。
2. $AV_{REF}(+)$ ：A/D 转换器的正 (+) 基准电压 AV_{DD0} 管脚电平
3. 将 V_{SS} 作为基准电压。
4. 低温规格值由设计保证，量产不测低温条件。

6.3 绝对最大电流额定值

($T_A = -40 \sim 85^\circ\text{C}$)

项目	符号	条件		额定值	单位
高电平 输出电流	I_{OH1}	每个引脚	PA00~PA10、PB00~PB05、PB08、 PB10~PB11、PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、PE00~PE03、 PE08、PE10~PE11	-40	mA
		引脚合计 -170mA	PA00~PA10、PB00~PB05、PB08、 PB10~PB11、PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、PE00~PE03、 PE08、PE10~PE11	-100	mA
	I_{OH2}	每个引脚	PH00~PH04	-3	mA
		引脚合计		-15	mA
低电平 输出电流	I_{OL1}	每个引脚	PA00~PA10、PB00~PB05、PB08、 PB10~PB11、PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、PE00~PE03、 PE08、PE10~PE11	40	mA
		引脚合计 170mA	PA00~PA10、PB00~PB05、PB08、 PB10~PB11、PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、PE00~PE03、 PE08、PE10~PE11	100	mA
	I_{OL2}	每个引脚	PH00~PH04	15	mA
		引脚合计		45	mA
工作环境温度	T_A	通常运行时		-40~105	$^\circ\text{C}$
		闪存编程时			
保存温度	T_{stg}	-		-65~150	$^\circ\text{C}$

注意：即使是各项目中的 1 个项目瞬间超过绝对最大额定值，也可能降低产品的质量。绝对最大额定值是可能给产品带来物理性损伤的额定值，必须在不超过额定值的状态下使用产品。

备注：

1. 在没有特别指定的情况下，复用引脚的特性和端口引脚的特性相同。
2. 低温规格值由设计保证，量产不测低温条件。

6.4 振荡电路特性

6.4.1 X1, XT1 特性

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	谐振器	条件	最小值	典型值	最大值	单位
X1 时钟振荡频率 (F_X)	陶瓷谐振器/晶体谐振器	-	1.0	-	20.0	MHz
X1 时钟振荡稳定时间	陶瓷谐振器/晶体谐振器	20MHz, C=10pF	-	15	-	ms
X1 时钟振荡反馈电阻	陶瓷谐振器/晶体谐振器	-	0.6	-	1.8	MΩ
XT1 时钟振荡频率 (F_{XT})	晶体谐振器	-	32	32.768	35	KHz
XT1 时钟振荡稳定时间	晶体谐振器	32.768KHz, C=10pF	-	2	-	s

备注:

1. 只表示振荡电路的频率容许范围, 指令执行时间请参照 AC 特性。
2. 请委托谐振器厂商给予安装电路后的评估, 并且在确认振荡特性后使用。
3. 低温规格值由设计保证, 量产不测低温条件。

6.4.2 内部振荡器特性

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

谐振器	条件	最小值	典型值	最大值	单位
高速内部振荡器的时钟频率 (F_{IH}) ^{注1,2}	-	2.0	-	64.0	MHz
高速内部振荡器稳定时间 (T_{SU})	-	-	12	-	us
高速内部振荡器的时钟频率精度	$T_A = 10 \sim 70^\circ\text{C}$	-	-	± 1.0	%
	$T_A = 0 \sim 85^\circ\text{C}$	-	-	± 1.5	%
	$T_A = -10 \sim 85^\circ\text{C}$	-	-	± 2.0	%
	$T_A = -40 \sim 85^\circ\text{C}$	-	-	± 4.0	%
低速内部振荡器的时钟频率 (F_{IL})	-	-	15	-	KHz
低速内部振荡器的时钟频率精度	-	-	-	± 10	%

注 1: 通过选项字节选择高速内部振荡器的频率。

注 2: 只表示振荡电路的特性, 指令执行时间请参照 AC 特性。

备注: 低温规格值由设计保证, 量产不测低温条件。

6.4.3 PLL 振荡器特性

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

谐振器	条件	最小值	典型值	最大值	单位
PLL 输入频率 ^{注1}	-	8.0	-	16.0	MHz
PLL 锁定时间	-	40	-	-	μs

注 1: 只表示振荡电路的特性, 指令执行时间请参照 AC 特性。

6.5 DC 特性

6.5.1 引脚特性

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件	最小值	典型值	最大值	单位	
高电平 输出 电流 ^{注1}	I_{OH1}	PA00~PA10、PB00~PB05、 PB08、PB10~PB11、 PB13~PB15、PC00~PC15	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $-40 \sim 85^\circ\text{C}$	-	-	-12.0 ^{注2}	mA
		PD00~PD01、PD04~PD09、 PE00~PE03、PE08、 PE10~PE11 单独 1 个引脚	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $85 \sim 85^\circ\text{C}$	-	-	-6.0 ^{注2}	
	引脚合计（占空比 $\leq 70\%$ 时 ^{注3} ）		$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ $-40 \sim 85^\circ\text{C}$	-	-	-140	mA
			$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ $85 \sim 85^\circ\text{C}$	-	-	-60	
			$2.5\text{V} \leq V_{DD} < 4.0\text{V}$			-30	
	I_{OH2}	PH01~PH04 单独 1 个引脚	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	-	-	2.5	mA
引脚合计（占空比 $\leq 70\%$ 时 ^{注3} ）		$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	-	-	10	mA	

注 1：这是即使电流从 V_{DD} 引脚流到输出引脚也保证器件工作的电流值。

注 2：不能超过合计的电流值。

注 3：这是“占空比 $\leq 70\%$ 条件”的输出电流值。

改为占空比 $> 70\%$ 的输出电流值能用以下的计算式进行计算（将占空比改为 $n\%$ 的情况）。

引脚合计的输出电流 $= (I_{OH} \times 0.7) / (n \times 0.01)$

<计算例子> $I_{OH} = -10.0\text{mA}$ 、 $n = 80\%$

引脚合计的输出电流 $= (-10.0 \times 0.7) / (80 \times 0.01) \approx -8.7\text{mA}$

各引脚的电流不会因占空比而变，而且不会流过绝对最大额定值以上的电流。

注意：在 N 沟道漏极开路模式中，设为 N 沟道漏极开路有效的引脚不输出高电平。

备注：

1. 在没有特别指定的情况下，复用引脚的特性和端口引脚的特性相同。
2. 低温规格值由设计保证，量产不测低温条件。

(T_A= -40~85°C、2.5V≤V_{DD}≤5.5V、V_{SS}=0V)

项目	符号	条件	最小值	典型值	最大值	单位	
低电平 输出 电流 ^{注1}	I _{OL1}	PA00~PA10、PB00~PB05、 PB08、PB10~PB11、 PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、 PE00~PE03、PE08、 PE10~PE11 单独 1 个引脚	2.5V≤V _{DD} ≤5.5V -40~85°C	-	-	30 ^{注2}	mA
			2.5V≤V _{DD} ≤5.5V 85~85°C	-	-	15 ^{注2}	
			PA00~PA10、PB00~PB05、 PB08、PB10~PB11、 PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、 PE00~PE03、PE08、 PE10~PE11 引脚合计 (占空比≤70%时 ^{注3})	4.0V≤V _{DD} ≤5.5V -40~85°C	-	-	150
		4.0V≤V _{DD} ≤5.5V 85~85°C	-	-	80		
		2.5V≤V _{DD} <4.0V	-	-	50	mA	
	I _{OL2}	PH01~PH04 单独 1 个引脚	2.5V≤V _{DD} ≤5.5V	-	-	6 ^{注2}	mA
全部引脚合计 (占空比≤70%时 ^{注3})		2.5V≤V _{DD} ≤5.5V	-	-	20	mA	

注 1：这是即使电流从输出引脚流到 V_{SS} 引脚也保证器件工作的电流值。

注 2：不能超过合计的电流值。

注 3：这是“占空比≤70%条件”的输出电流值。

改为占空比>70%的输出电流值能用以下的计算式进行计算（将占空比改为 n%的情况）。

引脚合计的输出电流=(I_{OL}×0.7)/(n×0.01)

<计算例子> I_{OL}=10.0mA、n=80%

引脚合计的输出电流=(10.0×0.7)/(80×0.01) ≈ 8.7mA

各引脚的电流不会因占空比而变，而且不会流过绝对最大额定值以上的电流。

备注：

1. 在没有特别指定的情况下，复用引脚的特性和端口引脚的特性相同。
2. 低温规格值由设计保证，量产不测低温条件。

($T_A = -40 \sim 85^\circ\text{C}$, $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$, $V_{SS} = 0\text{V}$)

项目	符号	条件	最小值	典型值	最大值	单位	
电源输入电压	V_{DD}	-	2.5	-	5.5	V	
电源地输入电压	V_{SS}	-		-		V	
高电平输入电压	V_{IH1}	PA00~PA10、PB00~PB05、PB08、PB10~PB11、PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、PE00~PE03、PE08、PE10~PE11	施密特输入	$0.8V_{DD}$	-	V_{DD}	V
	V_{IH2}	PA00~PA10、PB00~PB05、PB08、PB10~PB11、PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、PE00~PE03、PE08、PE10~PE11	TTL 输入 $4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$	2.2	-	V_{DD}	V
			TTL 输入 $3.3\text{V} \leq V_{DD} < 4.0\text{V}$	2.0	-	V_{DD}	V
			TTL 输入 $2.5\text{V} \leq V_{DD} < 3.3\text{V}$	1.5	-	V_{DD}	V
	V_{IH3}	PH00~PH04、EXCLK、EXCLKS、RESETB		$0.8V_{DD}$	-	V_{DD}	V
	V_{IH4}				-		V
	V_{IH5}				-		V
低电平输入电压	V_{IL1}	PA00~PA10、PB00~PB05、PB08、PB10~PB11、PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、PE00~PE03、PE08、PE10~PE11	施密特输入	0	-	$0.2V_{DD}$	V
	V_{IL2}	PA00~PA10、PB00~PB05、PB08、PB10~PB11、PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、PE00~PE03、PE08、PE10~PE11	TTL 输入 $4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$	0	-	0.8	V
			TTL 输入 $3.3\text{V} \leq V_{DD} < 4.0\text{V}$	0	-	0.5	V
			TTL 输入 $2.5\text{V} \leq V_{DD} < 3.3\text{V}$	0	-	0.32	V
	V_{IL3}	PH00~PH04、EXCLK、EXCLKS、RESETB		0	-	$0.2V_{DD}$	V
	V_{IL4}				-		V
	V_{IL5}				-		V

注意：即使在 N 沟道漏极开路模式中，设为 N 沟道漏极开路有效的引脚的 V_{IH} 最大值也为 V_{DD} 。

备注：

1. 在没有特别指定的情况下，复用引脚的特性和端口引脚的特性相同。
2. 低温规格值由设计保证，量产不测低温条件。

($T_A = -40 \sim 85^\circ\text{C}$, $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$, $V_{SS} = 0\text{V}$)

项目	符号	条件	最小值	典型值	最大值	单位	
高电平 输出电压	V_{OH1}	PA00~PA10、PB00~PB05、 PB08、PB10~PB11、 PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、 PE00~PE03、PE08、 PE10~PE11	$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OH1} = -12.0\text{mA}$	$V_{DD}-1.5$	-	-	V
			$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OH1} = -6.0\text{mA}$	$V_{DD}-0.7$	-	-	V
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OH1} = -3.0\text{mA}$	$V_{DD}-0.6$	-	-	V
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OH1} = -2\text{mA}$	$V_{DD}-0.5$	-	-	V
	V_{OH2}	PH01~PH04	$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OH2} = -2.5\text{mA}$	$V_{DD}-1.5$	-	-	V
			$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OH2} = -1.5\text{mA}$	$V_{DD}-0.7$	-	-	V
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OH2} = -0.5\text{mA}$	$V_{DD}-0.6$	-	-	V
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OH2} = -0.4\text{mA}$	$V_{DD}-0.5$	-	-	V
低电平 输出电压	V_{OL1}	PA00~PA10、PB00~PB05、 PB08、PB10~PB11、 PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、 PE00~PE03、PE08、 PE10~PE11	$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OL1} = 35.0\text{mA}$	-	-	1.2	V
			$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OL1} = 20.0\text{mA}$	-	-	0.7	V
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OL1} = 9.0\text{mA}$	-	-	0.4	V
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OL1} = 7.0\text{mA}$	-	-	0.4	V
	V_{OL2}	PH01~PH04	$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OL2} = 10.0\text{mA}$	-	-	1.2	V
			$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OL2} = 6.0\text{mA}$	-	-	0.7	V
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OL2} = 2.5\text{mA}$	-	-	0.4	V
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $I_{OL2} = 2.0\text{mA}$	-	-	0.4	V

注意：在 N 沟道漏极开路模式中，设为 N 沟道漏极开路有效的引脚不输出高电平。

备注：

1. 在没有特别指定的情况下，复用引脚的特性和端口引脚的特性相同。
2. 低温规格值由设计保证，量产不测低温条件。

($T_A = -40 \sim 85^\circ\text{C}$, $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$, $V_{SS} = 0\text{V}$)

项目	符号	条件	最小值	典型值	最大值	单位	
高电平输入漏电流	I_{LH1}	PA00~PA10、PB00~PB05、PB08、PB10~PB11、PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、PE00~PE03、PE08、PE10~PE11	$V_i = V_{DD}$	-	-	1	μA
		PH00~PH04 (X1、X2 EXCLK、XT1、XT2、EXCLKS)	$V_i = V_{DD}$, 输入端口和外部时钟输入时	-	-	1	μA
	$V_i = V_{DD}$, 连接谐振器时		-	-	10	μA	
低电平输入漏电流	I_{LIL1}	PA00~PA10、PB00~PB05、PB08、PB10~PB11、PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、PE00~PE03、PE08、PE10~PE11	$V_i = V_{SS}$	-	-	-1	μA
		PH00~PH04 (X1、X2 EXCLK、XT1、XT2、EXCLKS)	$V_i = V_{SS}$, 输入端口和外部时钟输入时	-	-	-1	μA
	$V_i = V_{SS}$, 连接谐振器时		-	-	-10	μA	
内部上拉电阻	R_U	PA00~PA10、PB00~PB05、PB08、PB10~PB11、PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、PE00~PE03、PE08、PE10~PE11	$V_i = V_{SS}$, 输入端口时	10	30	100	$\text{k}\Omega$
内部下拉电阻	R_D	PA00~PA10、PB00~PB05、PB08、PB10~PB11、PB13~PB15、PC00~PC15 PD00~PD01、PD04~PD09、PE00~PE03、PE08、PE10~PE11	$V_i = V_{SS}$, 输入端口时	10	30	100	$\text{k}\Omega$

备注:

1. 在没有特别指定的情况下, 复用引脚的特性和端口引脚的特性相同。
2. 低温规格值由设计保证, 量产不测低温条件。

6.5.2 电源电流特性

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件		最小值	典型值	最大值	单位		
电源电流 ^{注1}	I _{DD1}	运行模式	高速内部振荡器	F _{HOCO} =16MHz、F _{PLL} =128MHz ^{注3}	-	12	TBD	mA	
				F _{HOCO} =64MHz、F _{IH} =64MHz ^{注3}	-	7.5	30		
				F _{HOCO} =32MHz、F _{IH} =32MHz ^{注3}	-	6	20		
				F _{HOCO} =24MHz、F _{IH} =24MHz	-	5.5	18		
		高速主系统时钟	F _{MX} =20MHz ^{注2}	输入方波	-	TBD	TBD	mA	
				连接晶振	-	TBD	TBD		
		副系统时钟运行	F _{SUB} =32.768KHz ^{注4}	输入方波	-	TBD	TBD	μA	
				连接晶振	-	TBD	TBD		
		I _{DD2}	睡眠模式	高速内部振荡器	F _{HOCO} =16MHz、F _{PLL} =128MHz ^{注3}	-	6	TBD	mA
					F _{HOCO} =64MHz、F _{IH} =64MHz ^{注3}	-	3.5	25	
	F _{HOCO} =32MHz、F _{IH} =32MHz ^{注3}				-	2.5	16		
	F _{HOCO} =24MHz、F _{IH} =24MHz				-	2.2	14		
	高速主系统时钟		F _{MX} =20MHz ^{注2}	输入方波	-	TBD	TBD	mA	
				连接晶振	-	TBD	TBD		
	副系统时钟运行		F _{SUB} =32.768KHz ^{注5}	输入方波	-	TBD	TBD	μA	
				连接晶振	-	TBD	TBD		
	I _{DD3} ^{注6}		深睡眠模式 ^{注7}	T _A = -40°C~85°C V _{DD} =3.0V		-	0.15	1.5	mA
			掉电模式	T _A = -40°C~25°C V _{DD} =3.0V		-	20	50	μA
深睡眠模式 ^{注7}		T _A = -40°C~85°C V _{DD} =3.0V		-	20	500			

注 1：这是流过 V_{DD0}~V_{DD3} 的总电流。典型值：CPU 处于乘法运算指令执行(I_{DD1})，且不包含外围工作电流。最大值：CPU 处于乘法运算指令执行(I_{DD1})，且包含外围工作电流，但不包含流到 A/D 转换器、LVD 电路、I/O 端口以及内部上拉或者下拉电阻的电流，也不包含改写数据闪存时的电流。

注 2：这是高速内部振荡器和副系统时钟停止振荡的情况。

注 3：这是高速主系统时钟和副系统时钟停止振荡的情况。

注 4：这是高速内部振荡器和高速主系统时钟停止振荡的情况。

注 5：这是高速内部振荡器和高速主系统时钟停止振荡的情况。包含流到 RTC 的电流，但是不包含流到 15 位间隔定时器和看门狗定时器的电流。

注 6：不包含流到 RTC、15 位间隔定时器和看门狗定时器的电流。

注 7：有关深度睡眠模式中副系统时钟运行时的电流值，请参照睡眠模式中副系统时钟运行时的电流值。

备注：

1. F_{HOCO}：高速内部振荡器的时钟频率，F_{IH}：高速内部振荡器提供的系统时钟频率。
2. F_{SUB}：外部副系统时钟频率（XT1/XT2 时钟振荡频率）。

3. F_{MX} : 外部主系统时钟频率 (X1/X2 时钟振荡频率)。
4. 典型值的温度条件是 $T_A=25^{\circ}\text{C}$ 。
5. 低温规格值由设计保证, 量产不测低温条件。

($T_A=-40\sim 85^{\circ}\text{C}$ 、 $2.5\text{V}\leq V_{DD}\leq 5.5\text{V}$ 、 $V_{SS}=0\text{V}$)

参数	符号	条件	最小值	典型值	最大值	单位
低速内部振荡器工作电流	I_{FIL} 注1	-	-	0.2	-	μA
RTC工作电流	I_{RTC} 注1,2,3	-	-	0.04	-	μA
15位间隔定时器工作电流	I_{IT} 注1,2,4	-	-	0.02	-	μA
看门狗定时器工作电流	I_{WDT} 注1,2,5	$F_{IL}=15\text{KHz}$	-	0.22	-	μA
A/D转换器工作电流	I_{ADC} 注1,6	ADC US 模式@128MHz	-	TBD	-	mA
		ADC HS 模式@64MHz	-	2.2	-	mA
		ADC HS 模式@4MHz	-	1.3	-	mA
D/A转换器工作电流	I_{DAC} 注1,8	每个通道	-	0.2	-	mA
PGA工作电流		每个通道	-	480	700	μA
比较器工作电流	I_{CMP} 注1,9	每个通道 不使用内部基准电压	-	60	100	μA
		使用内部基准电压	-	80	140	μA
LVD工作电流	I_{LVD} 注1,7	-	-	0.08	-	μA

注 1: 这是流过 V_{DD} 的电流。

注 2: 这是高速内部振荡器和高速系统时钟停止振荡的情况。

注 3: 这是只流到实时时钟 (RTC) 的电流 (不包含低速内部振荡器和 XT1 振荡电路的工作电流)。在运行模式或者睡眠模式中实时时钟运行的情况下, 微控制器的电流值为 I_{DD1} 或者 I_{DD2} 加上 I_{RTC} 的值。另外, 当选择低速内部振荡器时, 必须加上 I_{FIL} 。副系统时钟运行时的 I_{DD2} 包含实时时钟的工作电流。

注 4: 这是只流到 15 位间隔定时器的电流 (不包含低速内部振荡器和 XT1 振荡电路的工作电流)。在运行模式或者睡眠模式中 15 位间隔定时器运行的情况下, 微控制器的电流值为 I_{DD1} 或者 I_{DD2} 加上 I_{IT} 的值。另外, 当选择低速内部振荡器时, 必须加上 I_{FIL} 。

注 5: 这是只流到看门狗定时器的电流 (包含低速内部振荡器的工作电流)。在看门狗定时器运行的情况下, 微控制器的电流值为 I_{DD1} 或者 I_{DD2} 或者 I_{DD3} 加上 I_{WDT} 的值。

注 6: 这是只流到 A/D 转换器的电流。在运行模式或者睡眠模式中 A/D 转换器运行的情况下, 微控制器的电流值为 I_{DD1} 或者 I_{DD2} 加上 I_{ADC} 的值。

注 7: 这是只流到 LVD 电路的电流。在 LVD 电路运行的情况下, 微控制器的电流值为 I_{DD1} 或者 I_{DD2} 或者 I_{DD3} 加上 I_{LVD} 的值。

注 8: 这是只流到 D/A 转换器的电流。在运行模式或者睡眠模式中 D/A 转换器运行的情况下, 微控制器的电流值为 I_{DD1} 或者 I_{DD2} 加上 I_{DAC} 的值。

注 9: 这是只流到比较器电路的电流。在比较器电路运行的情况下, 微控制器的电流值为 I_{DD1} 或者 I_{DD2} 或者 I_{DD3} 加上 I_{CMP} 的值。

备注:

1. F_{IL} : 低速内部振荡器的时钟频率
2. 典型值的温度条件是 $T_A=25^{\circ}\text{C}$ 。
3. 低温规格值由设计保证, 量产不测低温条件。

6.6 AC 特性

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件	最小值	典型值	最大值	单位	
指令周期 (最短指令 执行时间)	T_{CY}	主系统时钟 (F_{MAIN}) 运行	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	0.015625	-	1	μs
		副系统时钟 (F_{SUB}) 运行	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	28.5	30.5	31.3	μs
外部系统时钟 频率	F_{EX}	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	1.0	-	20.0	MHz	
	F_{EXS}	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	32.0	-	35.0	KHz	
外部系统时钟 输入的高低电 平宽度	T_{EXH} 、 T_{EXL}	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	24	-	-	ns	
	T_{EXHS} 、 T_{EXLS}	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	13.7	-	-	μs	
$TI00 \sim TI07$ $TI10 \sim TI17$ 输入 的高低电平宽度	T_{TIH} 、 T_{TIL}	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	$1/F_{MCK} + 10$	-	-	ns	

备注:

1. F_{MCK} : Timer8单元的运行时钟频率
2. 低温规格值由设计保证, 量产不测低温条件。

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件	最小值	典型值	最大值	单位
$TO00 \sim TO03$ $TO10 \sim TO17$ $TAIO0$ 、 $TAO0$ $TMIOA0$ 、 $TMIOA1$ $TMIOB0$ 、 $TMIOB1$ $TMIOC0$ 、 $TMIOC1$ $TMIOD0$ 、 $TMIOD1$ $TBIOA$ 、 $TBIOB$ 的 输出频率	F_{TO}	$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$	-	-	16	MHz
		$2.5\text{V} \leq V_{DD} < 4.0\text{V}$	-	-	8	MHz
$CLKBUZ0$ 、 $CLKBUZ1$ 的输出频率	F_{PCL}	$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$	-	-	16	MHz
		$2.5\text{V} \leq V_{DD} < 4.0\text{V}$	-	-	8	MHz
中断输入的高低 电平宽度	T_{INTH} T_{INTL}	$INTP0 \sim INTP7$	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	1	-	μs
键中断输入的高低 电平宽度	T_{KR}	$KR0 \sim KR7$	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	250	-	ns
RESETB 的低电平宽度	T_{RSL}	-	-	10	-	μs

6.7 外围功能特性

6.7.1 通用接口单元

(1) UART 模式

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	条件		规格值		单位
			最小值	最大值	
传送速率	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	-	-	$F_{MCK}/6$	bps
		最大传送速率的理论值 $F_{MCK} = F_{CLK}$	-	10.6	Mbps

($T_A = 85 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	条件		规格值		单位
			最小值	最大值	
传送速率	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	-	-	$F_{MCK}/12$	bps
		最大传送速率的理论值 $F_{MCK} = F_{CLK}$	-	5.3	Mbps

备注：由设计保证，量产不测试。

(2) 三线SPI模式（主控模式，内部时钟输出）

 ($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件		-40~85°C		单位
				最小值	最大值	
SCLKp 周期 时间	T_{KCY1}	$T_{KCY1} \geq 2/F_{CLK}$	$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$	31.25	-	ns
			$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$	41.67	-	ns
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	65	-	ns
SCLKp 高/低 电平宽度	T_{KH1} T_{KL1}		$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$	$T_{KCY1}/2-4$	-	ns
			$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$	$T_{KCY1}/2-5$	-	ns
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	$T_{KCY1}/2-10$	-	ns
SDIp 准备时间 (对 SCLKp↑)	T_{SIK1}		$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$	12	-	ns
			$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$	17	-	ns
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	20	-	ns
SDIp 保持时间 (对 SCLKp↑)	T_{KSI1}		$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	5	-	ns
SCLKp↓→SD Op 输出延迟时间	T_{KSO1}		$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $C=20\text{pF}$ 注1	-	5	ns

注 1: C 是 SCLKp、SDOp 输出线的负载电容。

注意: 通过端口输入模式寄存器和端口输出模式寄存器, 将 SDIp 引脚选择为通常的输入缓冲器并且将 SDOp 引脚和 SCLKp 引脚选择为通常的输出模式。

备注: 由设计保证, 量产不测试。

(3) 三线SPI模式（从属模式，外部时钟输入）

 ($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件		-40 ~ 85°C		单位
				最小值	最大值	
SCLKp 周期 时间	T_{KCY2}	$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$	$20\text{MHz} < F_{MCK}$	$8/F_{MCK}$	-	ns
			$F_{MCK} \leq 20\text{MHz}$	$6/F_{MCK}$	-	ns
		$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$	$16\text{MHz} < F_{MCK}$	$8/F_{MCK}$	-	ns
			$F_{MCK} \leq 16\text{MHz}$	$6/F_{MCK}$	-	ns
		$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	$6/F_{MCK}$ 且 ≥ 500	-	ns	
SCLKp 高/ 低电平宽度	T_{KH2} T_{KL2}	$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$		$T_{KCY1}/2-7$	-	ns
		$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$		$T_{KCY1}/2-8$	-	ns
		$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$		$T_{KCY1}/2-18$	-	ns
SDIp 准备 时间 (对 SCLKp↑)	T_{SIK2}	$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$		$1/F_{MCK} + 20$	-	ns
		$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$		$1/F_{MCK} + 30$	-	ns
SDIp 保持 时间 (对 SCLKp↑)	T_{KSI2}	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$		$1/F_{MCK} + 31$	-	ns
SCLKp↓ →SDOp 输出延迟时 间	T_{KSO2}	$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$ $C=30\text{pF}$ ^{注1}		-	$2/F_{MCK} + 44$	ns
		$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $C=30\text{pF}$ ^{注1}		-	$2/F_{MCK} + 75$	ns

注 1: C 是 SCLKp、SDOp 输出线的负载电容。

注意: 通过端口输入模式寄存器和端口输出模式寄存器, 将 SDIp 引脚和 SCLKp 引脚选择为通常的输入缓冲器并且将 SDOp 引脚选择为通常的输出模式。

备注: 由设计保证, 量产不测试。

(4) 四线SPI模式（从属模式，外部时钟输入）

 ($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件		-40 ~ 85°C		单位
				最小值	最大值	
SS00 建立时间	T_{SSIK}	DAPmn=0	$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$	120	-	ns
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	200	-	ns
		DAPmn=1	$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$	$1/F_{MCK} + 120$	-	ns
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	$1/F_{MCK} + 200$	-	ns
SS00 保持时间	T_{KSSI}	DAPmn=0	$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$	$1/F_{MCK} + 120$	-	ns
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	$1/F_{MCK} + 200$	-	ns
		DAPmn=1	$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$	120	-	ns
			$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	200	-	ns

注意：通过端口输入模式寄存器和端口输出模式寄存器，将 SDIp 引脚和 SCLKp 引脚选择为通常的输入缓冲器并且将 SDOp 引脚选择为通常的输出模式。

备注：由设计保证，量产不测试。

(5) 简易IIC模式

 $(T_A = -40 \sim 85^\circ\text{C}, 2.5\text{V} \leq V_{DD} \leq 5.5\text{V}, V_{SS} = 0\text{V})$

项目	符号	条件	-40 ~ 85°C		单位
			最小值	最大值	
SCLr 时钟频率	F_{SCL}	$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$ $C_b = 50\text{ pF}, R_b = 2.7\text{ k}\Omega$	-	1000 ^{注1}	KHz
		$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $C_b = 100\text{ pF}, R_b = 3\text{ k}\Omega$	-	400 ^{注1}	KHz
		$2.5\text{V} \leq V_{DD} \leq 2.7\text{V}$ $C_b = 100\text{ pF}, R_b = 5\text{ k}\Omega$	-	300 ^{注1}	KHz
当 SCLr 为低时保持时间	T_{LOW}	$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$ $C_b = 50\text{ pF}, R_b = 2.7\text{ k}\Omega$	475	-	ns
		$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $C_b = 100\text{ pF}, R_b = 3\text{ k}\Omega$	1150	-	ns
		$2.5\text{V} \leq V_{DD} \leq 2.7\text{V}$ $C_b = 100\text{ pF}, R_b = 5\text{ k}\Omega$	1550	-	ns
当 SCLr 为高时保持时间	T_{HIGH}	$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$ $C_b = 50\text{ pF}, R_b = 2.7\text{ k}\Omega$	475	-	ns
		$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $C_b = 100\text{ pF}, R_b = 3\text{ k}\Omega$	1150	-	ns
		$2.5\text{V} \leq V_{DD} \leq 2.7\text{V}$ $C_b = 100\text{ pF}, R_b = 5\text{ k}\Omega$	1550	-	ns
数据建立时间 (接收)	$T_{SU: DAT}$	$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$ $C_b = 50\text{ pF}, R_b = 2.7\text{ k}\Omega$	$1/F_{MCK} + 85$ ^{注2}	-	ns
		$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $C_b = 100\text{ pF}, R_b = 3\text{ k}\Omega$	$1/F_{MCK} + 145$ ^{注2}	-	ns
		$2.5\text{V} \leq V_{DD} \leq 2.7\text{V}$ $C_b = 100\text{ pF}, R_b = 5\text{ k}\Omega$	$1/F_{MCK} + 230$ ^{注2}	-	ns
数据保持时间 (发送)	$T_{HD: DAT}$	$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$ $C_b = 50\text{ pF}, R_b = 2.7\text{ k}\Omega$	-	305	ns
		$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ $C_b = 100\text{ pF}, R_b = 3\text{ k}\Omega$	-	355	ns
		$2.5\text{V} \leq V_{DD} \leq 2.7\text{V}$ $C_b = 100\text{ pF}, R_b = 5\text{ k}\Omega$	-	405	ns

 注 1: 必须至少设定为 $F_{MCK}/4$ 。

 注 2: F_{MCK} 的设定值不能超过 SCLr="L" 和 SCLr="H" 的保持时间。

备注: 由设计保证, 量产不测试。

6.7.2 串行接口 IICA

(1) I²C 标准模式

(T_A= -40~85°C、2.5V≤VDD≤5.5V、VSS=0V)

项目	符号	条件	规格值		单位
			最小值	最大值	
SCLAr 时钟频率	F _{SCL}	标准模式: F _{CLK} ≥1MHz	-	100	KHz
启动条件的建立时间	T _{SU: STA}	-	4.7	-	μs
启动条件的保持时间 ^{注1}	T _{HD: STA}	-	4.0	-	μs
当 SCLAr 为低时 保持时间	T _{LOW}	-	4.7	-	μs
当 SCLAr 为高时 保持时间	T _{HIGH}	-	4.0	-	μs
数据建立时间 (接收)	T _{SU: DAT}	-	250	-	ns
数据保持时间 (发送) ^{注2}	T _{HD: DAT}	-	0	3.45	μs
停止条件的建立时间	T _{SU: STO}	-	4.0	-	μs
总线空闲时间	T _{BUF}	-	4.7	-	μs

注 1: 在产生开始条件或重新开始条件后生成第一个时钟脉冲。

注 2: 在正常传送期间需要保证 T_{HD: DAT} 的最大值, 在进行应答 (ACK) 时需要等待。

备注:

- 各模式的 C_b (通信线电容) 的最大值和此时的 R_b (通信线的上拉电阻值) 的值如下:
标准模式: C_b=400pF、R_b=2.7KΩ
- 由设计保证, 量产不测试。

(2) I²C 快速模式

(T_A= -40~85°C、2.5V≤VDD≤5.5V、VSS=0V)

项目	符号	条件	规格值		单位
			最小值	最大值	
SCLAr 时钟频率	F _{SCL}	快速模式: F _{CLK} ≥3.5MHz	-	400	KHz
启动条件的建立时间	T _{SU: STA}	-	0.6	-	μs
启动条件的保持时间 ^{注1}	T _{HD: STA}	-	0.6	-	μs
当 SCLAr 为低时 保持时间	T _{LOW}	-	1.3	-	μs
当 SCLAr 为高时 保持时间	T _{HIGH}	-	0.6	-	μs
数据建立时间 (接收)	T _{SU: DAT}	-	100	-	ns
数据保持时间 (发送) ^{注2}	T _{HD: DAT}	-	0	0.9	μs
停止条件的建立时间	T _{SU: STO}	-	0.6	-	μs
总线空闲时间	T _{BUF}	-	1.3	-	μs

注 1: 在产生开始条件或重新开始条件后生成第一个时钟脉冲。

注 2: 在正常传送期间需要保证 T_{HD: DAT} 的最大值, 在进行应答 (ACK) 时需要等待。

备注:

1. 各模式的 C_b (通信线电容) 的最大值和此时的 R_b (通信线的上拉电阻值) 的值如下:
快速模式: $C_b=320\text{pF}$ 、 $R_b=1.1\text{K}\Omega$
2. 由设计保证, 量产不测试。

(3) I²C 增强型快速模式

($T_A = -40\sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件	规格值		单位
			最小值	最大值	
SCLAr 时钟频率	F_{SCL}	增强型快速模式: $F_{CLK} \geq 10\text{MHz}$	-	1000	KHz
启动条件的建立时间	$T_{SU, STA}$	-	0.26	-	μs
启动条件的保持时间 ^{注1}	$T_{HD, STA}$	-	0.26	-	μs
当 SCLAr 为低时 保持时间	T_{LOW}	-	0.5	-	μs
当 SCLAr 为高时 保持时间	T_{HIGH}	-	0.26	-	μs
数据建立时间 (接收)	$T_{SU, DAT}$	-	50	-	ns
数据保持时间 (发送) ^{注2}	$T_{HD, DAT}$	-	0	0.45	μs
停止条件的建立时间	$T_{SU, STO}$	-	0.26	-	μs
总线空闲时间	T_{BUF}	-	0.5	-	μs

注 1: 在产生开始条件或重新开始条件后生成第一个时钟脉冲。

注 2: 在正常传送期间需要保证 $T_{HD, DAT}$ 的最大值, 在进行应答 (ACK) 时需要等待。

备注:

1. 各模式的 C_b (通信线电容) 的最大值和此时的 R_b (通信线的上拉电阻值) 的值如下:
增强型快速模式: $C_b=120\text{pF}$ 、 $R_b=1.1\text{K}\Omega$
2. 由设计保证, 量产不测试。

6.8 模拟特性

6.8.1 A/D 转换器特性

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq \text{AVDD0} \leq \text{VDD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$ ；基准电压(+)=AVDD0、基准电压(-)=AVSS0=0V)

项目	符号	条件		最小值	典型值	最大值	单位
分辨率	RES	-		-	12	-	bit
综合误差 ^{注1}	ET	12位分辨率	$2.5\text{V} \leq \text{AVDD0} \leq 5.5\text{V}$	-	-	± 8.0	LSB
零刻度误差 ^{注1}	E _{ZS}	12位分辨率	$2.5\text{V} \leq \text{AVDD0} \leq 5.5\text{V}$	-	-	± 6.5	LSB
满刻度误差 ^{注1}	E _{FS}	12位分辨率	$2.5\text{V} \leq \text{AVDD0} \leq 5.5\text{V}$	-	-	± 6.5	LSB
积分线性误差 ^{注1}	EL	12位分辨率	$2.5\text{V} \leq \text{AVDD0} \leq 5.5\text{V}$	-	-	± 4.0	LSB
微分线性误差 ^{注1}	ED	12位分辨率	$2.5\text{V} \leq \text{AVDD0} \leq 5.5\text{V}$	-	-	± 1.5	LSB
转换时间 ^{注3}	T _{CONV}	12位分辨率 转换对象：ANI2~	$2.5\text{V} \leq \text{V}_{DD} \leq 5.5\text{V}$	45	-	-	1/F _{ADC}
		12位分辨率 转换对象：内部基准电压、温度传感器的输出电压、PGA输	$2.5\text{V} \leq \text{V}_{DD} \leq 5.5\text{V}$	72	-	-	1/F _{ADC}
外部输入电阻	R _{AIN}	$R_{AIN} < (T_s / (F_{ADC} \times C_{ADC} \times \ln(2^{12+2})) - R_{ADC})$		-	3.75 ^{注4}	-	KΩ
采样开关电阻	R _{ADC}	-		-	-	1.5	KΩ
采样保持电容	C _{ADC}	-		-	2	-	pF
模拟输入电压	V _{AIN}	ANI000~ANI007, ANI100~ANI107, ANI200~ANI215		0	-	AVDD0	V
		内部基准电压 ($2.5\text{V} \leq \text{V}_{DD} \leq 5.5\text{V}$)		V _{BGR} ^{注2}		-	V
		温度传感器的输出电压 ($2.5\text{V} \leq \text{V}_{DD} \leq 5.5\text{V}$)		V _{TMPS25} ^{注2}		-	V

注1：不包含量化误差 ($\pm 1/2$ LSB)。

注2：请参照“6.8.2温度传感器/内部基准电压的特性”。

注3：T_{mclk}为AD的动作时钟周期，最大动作频率为128MHz。

备注：低温规格值由设计保证，量产不测低温条件。

6.8.2 温度传感器/内部基准电压的特性

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件	最小值	典型值	最大值	单位
温度传感器的输出电压	V_{TMS25}	$T_A = 25^\circ\text{C}$	-	1.09	-	V
内部基准电压	V_{BGR}	$T_A = -40 \sim 85^\circ\text{C}$	1.38	1.45	1.5	V
温度系数	F_{VTMS}	-	-	-3.5	-	$\text{mV}/^\circ\text{C}$
运行稳定等待时间	T_{AMP}	-	5	-	-	μs

备注：低温规格值由设计保证，量产不测低温条件。

6.8.3 D/A 转换器

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件		最小值	典型值	最大值	单位
分辨率	RES	-	-	-	-	8	bit
综合误差	AINL	$R_{load} = 4\text{M}\Omega$	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	-	-	± 2.5	LSB
稳定时间	T_{SET}	$C_{load} = 20\text{pF}$	$2.7\text{V} \leq V_{DD} \leq 5.5\text{V}$	-	-	3	μs
			$2.5\text{V} \leq V_{DD} < 2.7\text{V}$	-	-	6	μs
输出阻抗	RO	$R_{load} = 4\text{M}\Omega$	$2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$	4.7	-	8	$\text{K}\Omega$

备注：低温规格值由设计保证，量产不测低温条件。

6.8.4 比较器

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件	最小值	典型值	最大值	单位
输入偏差电压	V_{IOCOMP}	-	-	± 10	± 40	mV
输入电压范围	V_{ICMP}	-	0	-	V_{DD}	V
响应时间	T_{CR}, T_{CF}	输入振幅 $\pm 100\text{mV}$	-	70	150	ns
运行稳定时间	T_{CMP}	-	-	-	3	μs
工作电流	I_{CMPDD}	参照 6.5.2 电源电流特性				-

备注：低温规格值由设计保证，量产不测低温条件。

6.8.5 可编程增益放大器 PGA

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

参数	符号	条件		最小值	典型值	最大值	Unit
输入偏差电压	V_{IOPGA}	-		-	-	± 10	mV
输入电压范围	V_{IPGA}	-		0	-	$0.9 \times V_{DD} / \text{Gain}$	V
输出电压范围	V_{IOHPGA}	-		$0.93 \times V_{DD}$	-	-	V
	V_{IOLPGA}	-		-	-	$0.07 \times V_{DD}$	V
增益偏差	-	全差分模式时	x5	-	-	± 1	%
			x8	-	-	± 1	
			x10	-	-	± 1	
			x16	-	-	± 2	
		伪差分模式时	x2.000	-	-	± 1	%
			x2.500	-	-	± 1	
			x2.667	-	-	± 1	
			x2.857	-	-	± 1	
			x3.077	-	-	± 1	
			x3.333	-	-	± 1	
			x3.636	-	-	± 1	
			x4.000	-	-	± 1	
			x4.444	-	-	± 1	
			x5.000	-	-	± 1	
			x5.714	-	-	± 1	
			x6.667	-	-	± 1	
			x8.000	-	-	± 1	
			x10.000	-	-	± 1	
x16.000	-	-	± 2				
x1.000	-	-	± 1				
转换速率	SR_{RPGA}	上升 $V_{in} = 0.1V_{DD}/\text{gain}$ to $0.9V_{DD}/\text{gain}$. 10 to 90%输出电压幅度	$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ (除 x32)	3.5	-	-	V/ μs
			$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ (x32)	3.0	-	-	
			$2.0\text{V} \leq V_{DD} \leq 4.0\text{V}$	0.5	-	-	
	SR_{FPGA}	下降 $V_{in} = 0.1V_{DD}/\text{gain}$ to $0.9V_{DD}/\text{gain}$. 90 to 10%输出电压幅度	$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ (除 x32)	3.5	-	-	
			$4.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ (x32)	3.0	-	-	
			$2.0\text{V} \leq V_{DD} \leq 4.0\text{V}$	0.5	-	-	
运行稳定时间 ^{注1}	T_{PGA}	全差分模式时	x5	-	-	5	us
			x8	-	-	5	
			x10	-	-	5	

			x16	-	-	10	
		伪差分模式时	x2.000	-	-	5	us
			x2.500	-	-	5	
			x2.667	-	-	5	
			x2.857	-	-	5	
			x3.077	-	-	5	
			x3.333	-	-	5	
			x3.636	-	-	5	
			x4.000	-	-	5	
			x4.444	-	-	5	
			x5.000	-	-	5	
			x5.714	-	-	5	
			x6.667	-	-	5	
			x8.000	-	-	5	
			x10.000	-	-	5	
			x16.000	-	-	10	
			x1.000	-	-	5	
工作电流	IPGADD	参照 6.5.2 电源电流特性					

注1：从PGA动作使能（PGAEN=1）到满足PGA的各项DC和AC式样要求所需要的时间。


备注：低温规格值由设计保证，量产不测低温条件。

6.8.6 POR 电路特性

($T_A = -40 \sim 85^\circ\text{C}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件	最小值	典型值	最大值	单位
检测电压	V_{POR}	电源电压上升时	-	1.50	1.75	V
	V_{PDR}	电源电压下降时	1.37	1.45		V
最小脉宽 ^{注1}	T_{PW}	-	300	-	-	μs

注1：这是在 V_{DD} 低于 V_{PDR} 时POR复位所需的时间。另外，在深度睡眠模式中通过设定时钟运行状态控制寄存器（CSC）的bit0（HISTOP）和bit7（MSTOP）停止主系统时钟（ F_{MAIN} ）的振荡时，是从 V_{DD} 低于0.7V到回升超过 V_{POR} 为止的POR复位所需的时间。



备注：低温规格值由设计保证，量产不测低温条件。

6.8.7 LVD 电路特性

1. 复位模式、中断模式

($T_A = -40 \sim 85^\circ\text{C}$ 、 $V_{PDR} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件	最小值	典型值	最大值	单位
检测电压	V _{LVD0}	电源电压上升时	-	4.06	4.14	V
		电源电压下降时	3.90	3.98	-	V
	V _{LVD1}	电源电压上升时	-	3.75	-	V
		电源电压下降时	-	3.67	-	V
	V _{LVD2}	电源电压上升时	-	3.13	-	V
		电源电压下降时	-	3.06	-	V
	V _{LVD3}	电源电压上升时	-	3.02	-	V
		电源电压下降时	-	2.96	-	V
	V _{LVD4}	电源电压上升时	-	2.92	-	V
		电源电压下降时	-	2.86	-	V
	V _{LVD5}	电源电压上升时	-	2.81	-	V
		电源电压下降时	-	2.75	-	V
	V _{LVD6}	电源电压上升时	-	2.71	-	V
		电源电压下降时	-	2.65	-	V
	V _{LVD7}	电源电压上升时	-	2.61	-	V
		电源电压下降时	-	2.55	-	V
	V _{LVD8}	电源电压上升时	-	2.50	2.55	V
		电源电压下降时	2.40	2.45	-	V
最小脉宽	T _{LW}	-	300	-	-	μs
检测延迟	-	-	-	-	300	μs

备注：低温规格值由设计保证，量产不测低温条件。

2. 中断 & 复位模式

($T_A = -40 \sim 85^\circ\text{C}$ 、 $V_{PDR} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件	最小值	典型值	最大值	单位			
检测电压	V_{LVDC0}		下降复位电压		2.40	2.45	-	V	
	V_{LVDC1}	$V_{POC2}=0$	$LVIS1=1$	上升复位解除电压		-	2.61	2.66	V
			$LVIS0=0$	下降中断电压		2.50	2.55	-	V
	V_{LVDC2}	$V_{POC1}=1$ $V_{POC0}=0$	$LVIS1=0$	上升复位解除电压		-	2.71	-	V
			$LVIS0=1$	下降中断电压		-	2.65	-	V
	V_{LVDC3}		$LVIS1=0$	上升复位解除电压		-	3.75	-	V
			$LVIS0=0$	下降中断电压		-	3.67	-	V
	V_{LVDD0}		下降复位电压			2.75		V	
	V_{LVDD1}	$V_{POC2}=0$	$LVIS1=1$	上升复位解除电压			2.92	-	V
			$LVIS0=0$	下降中断电压		-	2.86	-	V
	V_{LVDD2}	$V_{POC1}=1$ $V_{POC0}=1$	$LVIS1=0$	上升复位解除电压		-	3.02	-	V
			$LVIS0=1$	下降中断电压		-	2.96	-	V
	V_{LVDD3}		$LVIS1=0$	上升复位解除电压		-	4.06	4.14	V
			$LVIS0=0$	下降中断电压		3.90	3.98	-	V

备注：低温规格值由设计保证，量产不测低温条件。

6.8.8 电源电压的上升斜率特性

($T_A = -40 \sim 85^\circ\text{C}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件	最小值	典型值	最大值	单位
复位时间	T_{RESET}	-	-	1	-	ms
电源电压的上升斜率	SV_{DD}	-	-	-	54	V/ms

备注：低温规格值由设计保证，量产不测低温条件。

6.9 存储器特性

6.9.1 Flash 存储器特性

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq \text{VDD} \leq 5.5\text{V}$ 、 $\text{VSS} = 0\text{V}$)

符号	参数	测试条件	最小值	最大值	单位
T_{PROG}	字写入时间 (32bit)	$T_A = -40 \sim 85^\circ\text{C}$	-	120	μs
T_{ERASE}	扇区擦除时间(512B)	$T_A = -40 \sim 85^\circ\text{C}$	2	3	ms
	片擦除时间	$T_A = -40 \sim 85^\circ\text{C}$	30	40	ms
N_{END}	可擦写次数	$T_A = -40 \sim 85^\circ\text{C}$	100	-	千次
T_{RET}	数据保存期限	100 千次 ^{注1} at $T_A = 85^\circ\text{C}$	20	-	年

注1：循环测试在整个温度范围内进行。

备注：低温规格值由设计保证，量产不测低温条件。

6.9.2 RAM 存储器特性

($T_A = -40 \sim 85^\circ\text{C}$ 、 $2.5\text{V} \leq \text{VDD} \leq 5.5\text{V}$ 、 $\text{VSS} = 0\text{V}$)

符号	参数	测试条件	最小值	最大值	单位
V_{RAMHOLD}	RAM 保持电压	$T_A = -40 \sim 85^\circ\text{C}$	0.8	-	V

备注：低温规格值由设计保证，量产不测低温条件。

6.10 EMS 特性

6.10.1 ESD 电气特性

符号	参数	测试条件	等级
$V_{ESD(HBM)}$	静电放电 (人体放电模式 HBM)	$T_A = 25^{\circ}\text{C}$ JESD22-A114	3A

备注：由设计保证，量产不测试。


6.10.2 latch-up 电气特性

符号	参数	测试条件	等级
LU	Static latch-up class	$T_A = 25^{\circ}\text{C}$ JESD78F	TBD

备注：由设计保证，量产不测试。

7 封装尺寸图

7.1 LQFP64 (7x7mm, 0.4mm)



Symbol	Millimeter		
	Min	Nom	Max
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.16	-	0.24
b1	0.15	0.18	0.21
c	0.13	-	0.17
c1	0.12	0.13	0.14
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
eB	8.10	-	8.25
e	0.40BSC		
L	0.45	-	0.75
L1	1.00REF		
θ	0	-	7°

注意：封装尺寸不包括模的毛边凸起或门毛刺。

8 修改履历

版本	日期	修订内容
V0.0.1	2023年7月	初始版本
V0.1.0	2023年8月	更正有误内容
V0.1.1	2024年10月	1) 修改EMS特性 2) 修改LQFP64封装尺寸信息